LabView - Problema al adquirir señales analógicas

   
Vista:

Problema al adquirir señales analógicas

Publicado por cales (1 intervención) el 23/04/2015 13:16:30
Buenas,



Estoy intententado adquirir señales analógicas con el módulo 9205 y el cRIO 9067. Para ello he creado un proyecto donde la FPGA se encarga de adquirir esas señales, que son una misma señal de una tensión conectada a varias entradas, y guardar dichas señales en un buffer FIFO para después representarlas en una gráfica a través del cRIO.

El VI de la FPGA tiene un bucle While que contiene un Flat Sequence Structure con tres secuencias donde hay:

Un Loop Timer a 200usec
Un FPGA I/O Node con las entradas del módulo 9205
Un Build Array con todas las señales conectado a un bucle For que contiene un FIFO.

El VI del cRIO abre el VI de la FPGA y está conectado a un Invoke Method en modo Run conectado a un bucle While que contiene:

Otro Invoke Method que lee los datos del FIFO de la FPGA
Decimate 1D Array conectado a las gráficas que quiero representar.
Un Wait(ms) a 100ms

Y fuera del bucle For cierro el VI de la FPGA.



Consigo representar las gráficas pero el problema que tengo es que no son senoidales puras, aunque casi, y muestran desfase entre ellas. ¿Alguien me puede ayudar?



Saludos
Valora esta pregunta
Me gusta: Está pregunta es útil y esta claraNo me gusta: Está pregunta no esta clara o no es útil
0
Responder