PDF de programación - Introducción - Estructura de Computadores

Imágen de pdf Introducción - Estructura de Computadores

Introducción - Estructura de Computadoresgráfica de visualizaciones

Publicado el 19 de Junio del 2019
120 visualizaciones desde el 19 de Junio del 2019
291,1 KB
27 paginas
Creado hace 4a (08/09/2015)
Estructura de Computadores
Estructura de Computadores
Estructura de Computadores
Estructura de Computadores

INTRODUCCIÓN
INTRODUCCIÓN

Índice
Índice

j

 Objetivos
 Bibliografía recomendada

 Esquema básico del computador Von Neumann Componentes
 Esquema básico del computador Von Neumann. Componentes

Introducción




La Memoria Principal
La Unidad Central de Proceso (CPU)
• Unidad Aritmético-Lógica (ALU)
• Registros
• Unidad de Control


Fases de ejecución de una instrucción

● Unidad de Entrada-Salida

 Software de sistemas
 Software de sistemas
 Parámetros característicos
 Ejemplo

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

2

Objetivos
Objetivos

 Visión general de la estructura del computador
Visión general de la estructura del computador
digital:
● Arquitectura Von Neumann
● Componentes
● Ejecución de instrucciones

V N

A

it

t

 Software de sistemas

S ft

i t

d

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

3

Bibliografía
Bibliografía

 de Miguel, P. "Fundamentos de los computadores",

Paraninfo 2004 9ª edición
Paraninfo, 2004. 9 edición.

Stallings W "Organi ación arq itect ra de
 Stallings, W. "Organización y arquitectura de
computadores", Prentice Hall, 2006, 7ª Edición.

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

4

Introducción
Introducción

 Función básica

Ejecución de instrucciones elementales, en las que
están especificados:
● Operación a realizar
● Datos o su localización


Localización del resultado

Instrucciones máquina

q

Arquitectura Von Neumann
 Arquitectura Von Neumann
● Datos e instrucciones almacenados en memoria única de

lectura/escritura
lectura/escritura

● Contenido de la memoria accesible por direcciones
● Ejecución implícitamente secuencial

p

j

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

5

Esquema básico del computador Von Neumann.
Esquema básico del computador Von Neumann.

Componentes

CPU

Registros
Registros

Direcciones

ALU

U. Control

Datos

Control

Unidad de E/S

Memoria

Principal

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

6

La Memoria Principal
La Memoria Principal

Dirección

10111....11
10001....10

Contenido

r1+r2 -> r1
r1 -> mem(100)

Instrucciones

-2
"A"

Datos

CPU
P

0
0
1

Dirección (n bits)
Dirección (n bits)

Datos (m bits)

100
101

2 -1n

RD
WR
MEMRQ
MEMRQ

.
.
.
.
.

.
.
.
.
.

11111....10
01000....01

Control

m bits (tamaño de palabra)
m bits (tamaño de palabra)

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

7

Organización del espacio de memoria
Organización del espacio de memoria

CódiCódigo

D t
Datos estáticos

táti



Datos dinámicos

Pila

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

8

Unidad Central de Proceso (CPU)
Unidad Central de Proceso (CPU)

 Unidad de Control
Unidad de Control
● Extrae de Mp la instrucción a ejecutar
● La analiza (decodifica)
● La analiza (decodifica)
● Da las órdenes al resto de componentes

 Unidad Aritmético-Lógica (ALU)
)

ó

é

(

d
 Registros

Realiza la operación indicada por la UC sobre los
t d
datos de entrada
d t
g
Memoria a corto plazo

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

9

CPU

Unidad Aritmético-Lógica (ALU)

Modelos de ejecución:

• Registro-Registro
• Registro-Memoria
i
• Memoria-Memoria

R i

M

Opalu

Registro de estado (RE)

ESC
ESCre

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

10

CPU

Unidad Aritmético-Lógica (ALU)

Modelo Registro-Registro

Opalu
Opalu

Registro de estado (RE)

ESCre
ESCre

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

11

CPU

Registros

 De propósito general
 De propósito específico
De propósito específico
 Transparentes

p

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

12

CPU

Registros de propósito general (BR)

de la ALU
de la ALU

de Mp (ld)
)

p (

SELmux_regs

SELA

SELB
ESCbr

R0
R1
R2
R2
..
..
..
..

A
A

B
B

a la ALU

a Mp (st)

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

13

CPU

Registros de propósito específico

Contador de programa

de la Mp
p

ESC
ESCpc

Registro de estado

ESCre
ESCre

SELmux_pc

+n

PC

n

dirección de Mp

de la ALU

RE
RE

M

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

a la ALU y U. Control

14

CPU. Registros transparentes

p

g

Registro de instrucción

Registro de direcciones

de la Mp

m

RI

ESCri
ESCri

a la U. control

C.O. operandos

ESCar

de la Mp (ld o st)

del PC

SELar

BUS de direcciones

A
R

Registro de datos

BR, PC, RI, AR

BR

ESCdr2

ESCdr1(ld)

BUS de datos

D
R

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

15

CPU

Unidad de Control

RI

RSRE

Unidad de control

C
F

Reloj

. . . . .

. . . . .

RD WR MEMRQ

OPalu SELregs

ESCar

ESCdr1

Señales de control
Señales de control

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

16

CPU

Unidad de Control

RI

RE
RS

Unidad de control

C
C
F

Reloj

. . . . .

. . . . .

RD WR MEMRQ

OPalu SELregs

ESCar

ESCdr1

Señales de control

Juego de instrucciones:

• Transferencia (ld, st, mov, in, out)
• Procesamiento (add, and, shift)
)
• Salto (jump, jumpz, call, ret)

(

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

17

Fases de ejecución de una instrucción
Fases de ejecución de una instrucción

Comienzo

Búsqueda de instrucción

(Fetch)
(Fetch)

Decodificación

Ejecución

Preparación

siguiente instrucción

Finalización

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

18

Fases de ejecución de una instrucción
Fases de ejecución de una instrucción

Comienzo

Búsqueda de instrucción

(Fetch)
(Fetch)

Decodificación

Buscar operandos

Ejecución

Operación

Almacenar resultados

Preparación

siguiente instrucción

Finalización

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

19

Diagrama simplificado
Diagrama simplificado

BR
BR

A

B

ALU
ALU

RE
RE

RI
RI

Unidad de
control
. . . . . . .

OpALU

ESCRE

SELA

PC

+n

D
R

Bus
datos

Bus
direcciones

A
R

M
e
m
o
r
i
i
a

MEMRQ, RD, WR

Bus
control

S ñ l
Señales de control: Internas/Externas

l I t

/E t

d

t

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

20

Ejemplo de instrucciones a ejecutar
j

p

j

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

21

Unidad de Entrada/Salida
Unidad de Entrada/Salida

CPU

Direcciones
Direcciones

Datos

Control

Módulo de E/S

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

22

Unidad de Entrada/Salida
Unidad de Entrada/Salida

 Direccionamiento de los dispositivos

t d l

iti

di

Di

i

i

 Modos de realizar la operación de E/S

● Programada
● Mediante interrupciones
● Mediante interrupciones
● Por acceso directo a memoria (DMA)

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

23

Entrada/Salida mediante interrupciones
Entrada/Salida mediante interrupciones

Periférico

INT

dato listo

CPU

Inicio operación E/S

Ejecución programa P:

i1
i1
i2
i3
i4
i4

. . . . . .

Rutina tratam.
. . . . . . . . .
transferencia
dato a Mp
. . . . . . . . .
RTI

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

24

Entrada/Salida por DMA
Entrada/Salida por DMA

Periférico

transferencia
bloque de datos a Mp

fin de la transferencia
del bloque

INT

CPU

I i
ió E/S
Inicio operación E/S

i

Ejecución programa P:

i1
i1
i2
i3
i4
i4

. . . . . .

Rutina de tratam.
. . . . . . . . .
comprobación
de transferencia
correcta
correcta
. . . . . . . . .
RTI

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

25

Software de sistemas
Software de sistemas

 Compiladores y Ensambladores
Compiladores y Ensambladores
 Montadores (linker)
 Cargadores (bootstrap)
Cargadores (bootstrap)
 Depuradores
 Editores de texto
 Editores de texto
 Sistema operativo

● Gestión de recursos (CPU Mp E/S)
● Gestión de recursos (CPU, Mp, E/S)
● Ocultar la complejidad de los periféricos
● Protección de recursos
Protección de recursos

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

26

Parámetros característicos
Parámetros característicos













p

8, 16, 32, 64 bits

K, Mega, Giga, Tera, Peta bytes

Ancho de palabra

Tamaño de la memoria

Frecuencia de reloj
● Mega hercios (MHz) Giga hercios (GHz)
● Mega hercios (MHz), Giga hercios (GHz)
Duración de las operaciones
( ), p
● mili (m), micro (u, ), nano (n), pico (p), fento (f) segundos
Capacidad de cómputo (velocidad)
● MIPS, MFLOPS, specint, specfp
Ancho de banda (caudal)


KB/s (KBps), MB/s (MBps), Kb/s (Kbps), Mb/s (Mbps)

( , ),

(

),

(p),

( )

g

Dpto. Arquitectura y Tecnología de Sistemas Informáticos.
Universidad Politécnica de Madrid

27
  • Links de descarga
http://lwp-l.com/pdf16145

Comentarios de: Introducción - Estructura de Computadores (0)


No hay comentarios
 

Comentar...

Nombre
Correo (no se visualiza en la web)
Valoración
Comentarios
Es necesario revisar y aceptar las políticas de privacidad