Circuitos Digitales - restador binario

 
Vista:

restador binario

Publicado por ANGEL MANUEL (1 intervención) el 05/02/2008 03:35:05
HOLA ME HAN DEJADO HACER UN RESTADOR COMPLETO DE 8 ENTRADAS Y 4 SALIDAS PERO NO HE PODIDO HACER QUE FUNCIONE QUE RIA SEBER SI ME PODIAN AYUDAR. GRACIAS
Valora esta pregunta
Me gusta: Está pregunta es útil y esta claraNo me gusta: Está pregunta no esta clara o no es útil
0
Responder
Imágen de perfil de Alejandro

Diseño de restador binario completo de 8 bits

Publicado por Alejandro (117 intervenciones) el 28/08/2023 16:59:09
Por supuesto, Ángel, puedo ayudarte con el diseño de un restador binario completo de 8 bits con 4 salidas. Un restador binario completo realiza la operación de resta entre dos números binarios considerando el acarreo de la resta previa. Aquí tienes un ejemplo de cómo podrías implementar esto utilizando compuertas lógicas.

Diagrama de bloques del restador completo:

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
A7 A6 A5 A4 A3 A2 A1 A0
      |  |  |  |  |  |  |  |
      |  |  |  |  |  |  |  |
     +-+-+-+-+-+-+-+-+ +-+-+-+-+-+-+-+
  +--|               | |               |
  |  |  Restador     | |  Restador     |
  |  |  Parcial      | |  Final        |
  |  |               | |               |
  |  +-+-+-+-+-+-+-+-+ +-+-+-+-+-+-+-+
  |          |                 |
  |          v                 v
  |       Cout               Cout
  |          |                 |
  +----------|-----------------|
             v                 v
          S3 S2 S1 S0       S3 S2 S1 S0

Funcionamiento:

1. El restador se divide en dos etapas: un restador parcial y un restador final. El restador parcial realiza la resta de cada par de bits de entrada, y el restador final realiza la resta del bit de acarreo (Cout) generado por el restador parcial anterior.

2. El bit de entrada Ai se conecta al restador parcial, y el complemento de Bi se conecta al otro puerto del restador parcial.

3. El bit de acarreo Cin (que comienza en 0 para la primera etapa) se conecta al restador parcial.

4. El resultado del restador parcial se suma con el complemento de Cin en el restador final.

5. Las salidas Si son los resultados de las operaciones de resta.

6. El bit de acarreo Cout del restador parcial se conecta como Cin del restador final.

Implementación en compuertas:

Cada etapa del restador (parcial y final) se puede implementar utilizando compuertas lógicas, como compuertas XOR, AND y OR, para realizar las operaciones de resta y sumas necesarias. Recuerda que también necesitas manejar el acarreo de una etapa a la siguiente.

Si estás utilizando un lenguaje de descripción de hardware (HDL) como VHDL o Verilog, puedes describir el diseño en esos lenguajes y luego sintetizarlo para obtener el circuito deseado en la FPGA.
Valora esta respuesta
Me gusta: Está respuesta es útil y esta claraNo me gusta: Está respuesta no esta clara o no es útil
0
Comentar