PDF de programación - Memoria Principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Memoria Principal e Interconexión

Organización de computadoras

Universidad Nacional de Quilmes

http://orga.blog.unq.edu.ar

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann

orga.blog.unq.edu.ar

Memoria principal e Interconexión

CPUMemoriaprincipalUnidadAritmético-Logica(ALU)Unidadde Controlde programa(UC) Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Memoria Principal

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria Principal

Memoria principal

Conjunto de celdas, todas del mismo tamaño (cantidad de bits).

Cada celda se accede a través de su dirección.

Permite leer o escribir celdas.

La celda es la unidad direccionable mas pequeña: cada una
está asociada a una dirección diferente.

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria Principal

Se la conoce también como RAM (Memoria de Acceso Aleatorio)

Se utiliza para almacenar temporalmente datos y programas.

Es volátil: Pierde su contenido al desconectar la energía eléctrica

Memoria de Acceso Aleatorio
Es posible acceder a cualquier celda con el mismo consumo de tiempo
(¡No es azar!)

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria Principal

Memoria de Ejemplo

0
1
2
3
4

0101
1010
0000
1111
1100

Direcciones: {0, 1, 2, 3, 4}
Celdas de 4 bits

Si la memoria recibe una orden de lectura sobre la celda 3

¿Que responde?

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria

Funcionamiento: Lectura

1 Recibe la señal de lectura

2 Recibe una dirección

3 Entrega el dato contenido en la celda correspondiente.

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria

Funcionamiento: Lectura

011

lectura

000
001
010
011
100
101
110
111

0101
1010
0000
1111
1100
1010
0000
1111

1111

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria

Funcionamiento: Escritura

1 Recibe la señal de escritura

2 Recibe una dirección

3 Recibe un dato

4 Almacena el dato en la celda correspondiente.

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria

Funcionamiento: Escritura

011

escritura

0000

000
001
010
011
100
101
110
111

0101
1010
0000
0000
1100
1010
0000
1111

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria

Espacio direccionable
Conjunto de todas las direcciones de las celdas de memoria

Si la memoria tiene 2m celdas, se necesitan m bits para expresar las
direcciones [0 : 2m − 1]
Las celdas se agrupan en palabras. La palabra es la unidad natural de
organización de la memoria. Su tamaño suele coincidir con lo
necesario para representar números, y puede ser de 1 celda.

Unidad de transferencia: cantidad de bits que se transmiten al mismo
tiempo.

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria

¿Cómo le llegan los datos/las direcciones/las señales a la

memoria principal?

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Buses

Interconexión entre la memoria y la CPU

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Interconexión

Bus

Medio de transmisión compartido entre 2 o mas dispositivos

Conjunto de señales (cables) agrupadas con un determinado objetivo

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Interconexión

¿Que se necesita?

Transmitir datos desde y hacia la memoria principal

Transmitir direcciones hacia la memoria principal

Transmitir señales de control hacia la memoria principal

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Interconexión

Cada línea de un bus transmite 1 bit a la vez.
Ancho del bus: cantidad de líneas

orga.blog.unq.edu.ar

Memoria principal e Interconexión

MemoriaprincipalCPUUnidadAritmético-Logica(ALU)Unidadde Controlde programa(UC)datosdireccionescontrol Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Interconexión

Bus de datos
Transporta datos entre los módulos. El ancho del bus determina cuantos
bits pueden transmitirse simultáneamente (en paralelo)

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Bus de direcciones

Bus de direcciones
Indica el destino o el origen del dato que está en el bus de datos. El
ancho de este bus determina el espacio direccionable.

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria

Revisamos la lectura

(datos)

(dirección)
(control)

1111

011

lectura

000
001
010
011
100
101
110
111

0101
1010
0000
1111
1100
1010
0000
1111

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Memoria

Revisamos la escritura

(datos)

(dirección)
(control)

0000
011

escritura

000
001
010
011
100
101
110
111

0101
1010
0000
0000
1100
1010
0000
1111

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Interconexión: medios compartidos

Muchos dispositivos se conectan al bus y la señal transmitida por
cualquiera de ellos está disponible para ser leida por cualquier otro.

Si mas de un dispositivo transmite al mismo tiempo sus señales colisionan

Se necesita algún mecanismo de control y sincronización para asegurar que
solo uno transmita al mismo tiempo.

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Arquitectura de Von Neumann: Interconexión

Bus de control
Transmite señales de temporización y de comando hacia la memoria.

La temporización indica la validez de los datos y direcciones
transmitidos en los otros buses

Los comandos indican el tipo de operación que debe llevar a cabo la
memoria (lectura o escritura)

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Relación entre los buses y memoria principal

0
1
2
3
4
5
6
7

01010000
10010000
10101010
11001100
01010000
10010000
10101010
11001100

Se tienen 8 celdas

El bus de direcciones debe tener 3 bits

Las celdas contienen 8 bits

El bus de datos debe tener 8 bits

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Modos de direccionamiento
Formato de las instrucciones
Ciclo de ejecución de instrucción

De los creadores de Q1 llega...

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Modos de direccionamiento
Formato de las instrucciones
Ciclo de ejecución de instrucción

Arquitectura Q2

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Modos de direccionamiento
Formato de las instrucciones
Ciclo de ejecución de instrucción

Arquitectura Q2

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Q1Q2 Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Modos de direccionamiento
Formato de las instrucciones
Ciclo de ejecución de instrucción

Arquitectura Q2

Tiene 8 registros de uso general de 16 bits: R0..R7

Tiene instrucciones de 2 operandos:

instrucción

sintaxis

ADD

SUB

MUL

DIV

MOV

ADD destino, origen

SUB destino, origen

MUL destino, origen

DIV destino, origen

MOV destino, origen

efecto
destino ← destino+origen
destino ← destino - origen
(R7,destino) ← destino * origen
destino ← destino % origen
destino ← origen

Tiene direcciones de 16 bits.

Los operandos pueden estar en registros, ser constantes o estar en
direcciones de memoria.

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre la memoria y la CPU
Arquitectura Q2

Modos de direccionamiento
Formato de las instrucciones
Ciclo de ejecución de instrucción

Arquitectura Q2: modos de direccionamiento

Q2 permite 3 modos de direccionamiento:

modo registro: el valor buscado está en un registro

modo inmediato: el valor buscado está codificado dentro de la
instrucción

modo directo: el valor buscado está contenido en una celda de
memoria

orga.blog.unq.edu.ar

Memoria principal e Interconexión

Memoria principal
Interconexión entre