Hardware - 1ra parte - interfaces de temporizacion a/sincrona

Buenas, antes que nada mis agradecimientos a aquellos que se tomen la molestia de leerme y sobre todo a los que inviertan su tiempo en contestarme (espero no aburrirlos ni ser muy denso).

Hace rato que vengo leyendo sobre las diferentes tecnologías de memorias, sus características tanto físicas como lógicas y sus interfaces con la CPU (entre otras cosas); pero me ha quedado una duda puntual con respecto a la DRAM sincrónica que es la sgte:

se sabe que la memoria SDRAM trabaja en sincronia con el FSB (ya que puede mantenerle el paso) y que posee algunas características que la hace mejor que las memorias anteriores (como la DRAM, FPM, EDO,..)
como ser el interleaving, el burstmode, etc... ; pero la velocidad interna de la memoria medida en ciclos (o lo que es lo mismo el ciclo de acceso) sigue siendo lo mismo (almenos para el primer acceso)
-a excepcion de que ahora tienen una frecuencia superior equivalente a la del FSB-; osea: el RTCD RAS-to-CAS delay sigue estando entre 2 o 3 ciclos, al igual que el CL, y el ciclo de escritura del valor de memoria en el buffer de salida sigue siendo uno y los ciclos para llevar y traer el dato desde el modulo de memoria hasta el controlador de la misma hasta la CPU (un ciclo cada paso) sigue estando igual... bueno me estoy llendo por las ramas... lo que me inquieta saber es lo sgte:

Si una memoria tuviera todas estas caracteristicas, osea si fuese igual, y pudiera seguirle el paso al FSB, pero si EN VEZ DE TRABAJAR EN SINCRONIZACION CON EL MISMO LO HARIA ASINCRONICAMENTE, ¿sería lo mismo?

Me refiero, cual es la ventaja de que trabaje en sincronia? hay mayor velocidad en el protocolo sincronico con respecto al handshake que utilza el asincronico? estuve leyendo sobre buses sincronos y asincronos y la diferencia que hay es que en el sincrono el bus contiene entre las señales de control al reloj, el cual es la unidad de tiempo de las transacciones y que las mismas son relativas al reloj; además de que no se requiere del protocolo handshake y de las confirmaciones que este trae consigo, y que el protocolo sincrono es un protocolo fijo y predeterminado y que permite que los dispositivos sepan exactamente en que ciclo de reloj va a haber tal dato y en cual va a recibir tal cosa y todo eso... -además de que los sincronos son menos flexibles y tienen que ser mas cortos y que necesitan menos lógica y blabla-.

Bueno, la preguna final sería: ¿si el modulo de memoria puede alcanzar la velocidad de reloj del FSB... es una ventaja que trabaje en sincronia con el mismo? en tal caso...cual es la ventaja? ¿cual sería la desventaja de que pudiera mantenerle la velocidad pero que trabaje asincrónicamente?

Si me pueden dar detalles o algun enlace les estaría muy agradecido... (estuve buscando pero no encontré mucho)

MUCHAS GRACIAS!

Si tienes una mother que FSB de 66 Mhz la cual tiene una memoria de SDRAM de 66 Mhz y te cambias a una mother de 100 Mhz necesariamente tendrás que cambiar tu memoria a una SDRAM de 100 Mhz ¿verdad?, pues la ventaja es que ahora los datos se accesarán un 45 % más rápido.