PDF de programación - Diseño e implementación de un servidor web embebido basado en una arquitectura reconfigurable con fpgas para el control y monitoreo de periféricos

Imágen de pdf Diseño e implementación de un servidor web embebido basado en una arquitectura reconfigurable con fpgas para el control y monitoreo de periféricos

Diseño e implementación de un servidor web embebido basado en una arquitectura reconfigurable con fpgas para el control y monitoreo de periféricosgráfica de visualizaciones

Publicado el 28 de Mayo del 2018
495 visualizaciones desde el 28 de Mayo del 2018
3,2 MB
122 paginas
Creado hace 8a (12/02/2012)
ESCUELA DE ELECTRÓNICA Y TELECOMUNICACIONES



DISEÑO E IMPLEMENTACIÓN DE UN SERVIDOR WEB EMBEBIDO BASADO

EN UNA ARQUITECTURA RECONFIGURABLE CON FPGAS PARA EL

CONTROL Y MONITOREO DE PERIFÉRICOS.



AUTOR:

Christian Emanuel Lojan Herrera



Proyecto de Tesis previa obtención del Título de Ingeniero en

Electrónica y Telecomunicaciones



DIRECTOR:

Ing. Manuel Quiñones Cuenca.

Loja - Ecuador

Enero 2012





ii

I. CERTIFICACIÓN

Ing. Manuel Quiñones Cuenca.

Docente

Investigador de

la Escuela de

Ingeniería en Electrónica y

Telecomunicaciones de la Universidad Técnica Particular de Loja.



Certifica:



Que una vez concluido el trabajo de investigación con el tema “DISEÑO E

IMPLEMENTACIÓN DE UN SERVIDOR WEB EMBEBIDO BASADO EN UNA

ARQUITECTURA RECONFIGURABLE CON FPGAS PARA EL CONTROL Y

MONITOREO DE PERIFÉRICOS”, previo a la obtención del título de Ingeniero en

Electrónica y Telecomunicaciones, realizado por el señor Christian Emanuel Loján

Herrera, egresado de

la Escuela de

Ingeniería en Electrónica

y

Telecomunicaciones; haber dirigido, supervisado y asesorado en forma detenida

cada uno de los aspectos de la tesis de pregrado.



Además, en mi calidad de DIRECTOR DE TESIS y al encontrar que se han

cumplido con todos los requisitos investigativos, autorizo su presentación y

sustentación ante el tribunal que se designe para el efecto.



Atentamente



Ing. Manuel Quiñones Cuenca.

DIRECTOR DE TESIS

iii

II. CESIÓN DE DERECHOS.



Yo, Christian Emanuel Loján Herrera, declaro ser autor del presente trabajo y

eximo expresamente a la Universidad Técnica Particular de Loja y a sus

representantes legales de posibles reclamos o acciones legales.



Adicionalmente declaro conocer y aceptar la disposición del Art.67 del Estatuto

Orgánico de la Universidad Técnica Particular de Loja que su parte pertinente

textualmente dice: “Forman parte del patrimonio de la Universidad la propiedad

intelectual de investigadores, trabajos científicos o técnicos y tesis de grado

que se realicen a través, o con el apoyo financiero, académico o institucional

(operativo) de la Universidad”



------------------------------------------

Christian Emanuel Loján Herrera.

iv

III. AUTORÍA



Las ideas, opiniones, conclusiones y contenidos expuestos en el presente informe

de investigación son de exclusiva responsabilidad de su autor.



Christian Emanuel Loján Herrera.





v

IV. DEDICATORIA

A Dios, a mis; padres, hermanos, maestros y amigos.





vi

V. AGRADECIMIENTOS

A todas las personas que de una u otra manera me han ayudado a culminar este

proyecto de tesis. Es oportuno reconocer el esfuerzo, la paciencia y el apoyo de mi

director de tesis Ing. Manuel Quiñones y de los docentes de la Universidad Técnica

Particular de Loja.





vii

VI. GLOSARIO DE TÉRMINOS

ACK: Acknowledgement (Acuse de recibo).

ADC: Analog to digital convert (Conversor de señales analógicas a digitales).

ALU: Arithmetic logic unit (Unidad aritmética lógica).

API: Application programming interface (Interfaz de programación de aplicaciones).

ASIC: Application specific integrate circuit (Circuito integrado para aplicaciones

específicas).

CPLD: Complex programmable

logic device

(Dispositivo

lógico complejo

programable).

CSMA/CD: Carrier sense multiple access with collision detection (Acceso múltiple

por detección de portadora con detección de colisiones).

CSS: Cascading style sheets (Hojas de estilo en cascada).

DCE: Data communication equipment (Equipo de comunicación de datos).

DDR: Double data rate (Doble tasa de transferencia de datos).

DNS: Domain name system / service (Sistema/Servicio de nombre de dominio).

DTE: Data terminal equipment (Equipo terminal de datos).

E/S: Acrónimo de dispositivos de Entrada/Salida.

EDK: Embedded development kit (Kit de desarrollo embebido).

FPGA: Field programmble gate array

(Arreglo de compuertas

lógicas

programables).

GET: Método de acceso a recursos HTML.

HDL: Hadware description language (Lenguaje de descripción de hardware).

HTML: Hyper text markup language (Lenguaje de marcas de hipertexto).

HTTP: Hypertext transfer protocol (Protocolo de transferencia de hipertexto).

IP: Internet protocol (Protocolo de Internet).

IPC: Interprocess communication (Comunicación interproceso).

IPCORE: Intellectual property Core (Bloque de lógica programable utilizado para

conformar un sistema en un FPGA).

ISE: Integrated software environment (Ambiente integrado de software).



viii

LTU: LookUp tables (Tablas de consulta).

LWIP: Lighweight IP (Pila IP de bajo peso).

MAC: Media access controller (Controlador de acceso al medio).

MFS: Memory file system (Sistema de archivos en memoria).

MPMC: Multiport memory controller (Controlador multipuerto de memoria).

PCB: Protocol control block (Bloque de control de protocolo).

PLB: Processor local bus (Bus local del procesador).

POST: Método de acceso a recursos HTML.

RFC: Request for comments (Solicitud de comentarios).

RISC: Reduced instruction set computer (Computador de conjunto de instrucciones

reducidas).

SDK: Software development kit (Conjunto de software de desarrollo)

SDRAM: Synchronous dynamic random access memory (Memoria de acceso

aleatorio dinámico síncrono).

SoC: System on chip (Sistema sobre un chip).

SWE: Servidor web embebido.

TCP: Transmission control protocol (Protocolo de control de transmisión).

TFTP: Trivial file transfer protocol (Protocolo de transferencia de archivos triviales).

TTL: Time to live (Tiempo de vida).

UCF: User constraints file (Archivo de restricciones de usuario).

URL: Uniform resource locator (Localizador uniforme de recursos).

XMD: Xilinx microprocessor debugger (Depurador de microprocesador de Xilinx).

XML: Extensive markup language (Lenguaje de marcado extensible).





ix

VII. CONTENIDO

I. CERTIFICACIÓN ............................................................................................................... ii

II. CESIÓN DE DERECHOS. .............................................................................................. iii

III. AUTORÍA...........................................................................................................................iv

IV. DEDICATORIA ................................................................................................................. v

V. AGRADECIMIENTOS ......................................................................................................vi

VI. GLOSARIO DE TÉRMINOS ......................................................................................... vii

VII. CONTENIDO ................................................................................................................... ix

VIII. LISTA DE FIGURAS .................................................................................................... xii

IX. ÍNDICE DE TABLAS ..................................................................................................... xiii

X. RESUMEN ....................................................................................................................... xiv

XI. INTRODUCCIÓN. ........................................................................................................... xv

OBJETIVO GENERAL. ...................................................................................................... xvii

OBJETIVOS ESPECÍFICOS. ........................................................................................... xvii

1. CAPITULO I: GENERALIDADES. .................................................................................. 1

1.1. Estado del arte de los servidores web embebidos (SWEs). ................................... 1

1.2. Importancia y aplicaciones de los SWEs. .................................................................. 6

1.3. Sistemas embebidos System on Chip (SoC). ........................................................... 7

1.4. Codiseño de sistemas embebidos SoC. .................................................................... 8

1.5. Servidor web embebido (SWE). .................................................................................. 9

1.6. Protocolos de comunicación de Internet. ................................................................. 10

1.7. Aplicaciones WEB HTML. .......................................................................................... 10

1.7.1. HTML dinámico y JS (JavaScript). ........................................................................ 11

1.7.2. HTML y las hojas de estilo. ..................................................................................... 12

1.8. Nivel de sistema y partición del SWE. ...................................................................... 13

2. CAPITULO II: DESARROLLO DEL HARDWARE. .................................................... 15

2.1. Ambiente de software integrado (ISE 11.1) de Xilinx ............................................ 15

2.2. Hardware del sistema. ................................................................................................ 17

2.2.1. Módulo ADC de 8 canales. ..................................................................................... 19

2.3. Microblaze. ................................................................................................................... 20

2.3.1. Diseño de Microblaze mediante EDK 11.1. ......................................................... 2
  • Links de descarga
http://lwp-l.com/pdf11383

Comentarios de: Diseño e implementación de un servidor web embebido basado en una arquitectura reconfigurable con fpgas para el control y monitoreo de periféricos (0)


No hay comentarios
 

Comentar...

Nombre
Correo (no se visualiza en la web)
Valoración
Comentarios
Es necesario revisar y aceptar las políticas de privacidad