PDF de programación - Introducción al lenguaje VHDL

UNIVERSIDAD POLITÉCNICA DE MADRID

DEPARTAMENTO DE SISTEMAS ELECTRÓNICOS Y



DE CONTROL



Introducción al lenguaje VHDL

(Versión preliminar)



Miguel Angel Freire Rubio

Introducción al lenguaje VHDL



i

INDICE

INTRODUCCIÓN.................................................................................................I
1.- Lenguajes de descripción hardware .................................................................I


2.- El lenguaje VHDL.............................................................................................I
3.- Características del lenguaje ............................................................................II


4.- Ejercicio .........................................................................................................III

LIBRERÍAS Y UNIDADES DE DISEÑO...........................................................I-1

0.- Resumen del capítulo................................................................................... I-1
1.- Caracterización de circuitos.......................................................................... I-2

2.- La declaración de entidad y el cuerpo de arquitectura.................................. I-3


3.- Sintaxis básica de la declaración de entidad ................................................ I-4
4.- Cuerpos de arquitectura. nociones básicas.................................................. I-5


5.- Simulación del modelo VHDL....................................................................... I-6
6.- Ejercicio I.1:.................................................................................................. I-7

7.- Unidades de diseño y librerías VHDL ..........................................................I-12


8.- Ejercicio I.2:.................................................................................................I-15
9.- Cláusulas de visibilidad ...............................................................................I-21

10.- Ejercicio I.3................................................................................................I-23


11.- Nombres VHDL ........................................................................................I-24
12.- Estructura básica del lenguaje VHDL ........................................................I-25


13.- Apéndice ...................................................................................................I-26

OBJETOS Y TIPOS DE DATOS.....................................................................II-1

0.- Resumen del capítulo.................................................................................. II-1
1.- Señales, variables y constantes. ................................................................. II-2

2.- Declaración de objetos................................................................................ II-2


3.- Asignaciones de valor a señal..................................................................... II-3
4.- Ejercicio II.1:................................................................................................ II-4


5.- Puertos de la declaración de entidad y tipos de datos................................. II-8
6.- Tipos de Datos ............................................................................................ II-9

7.- Tipos de datos predefinidos .......................................................................II-10


8.- Operadores predefinidos............................................................................II-13
9.- Tipos y Subtipos definidos por el usuario ...................................................II-14


Miguel Angel Freire Rubio

Dpto. de Sistemas Electrónicos y de Control. EUITT. UPM

Introducción al lenguaje VHDL



ii

10.- Tipos de Datos para el modelado de buses..............................................II-15
11.- Atributos de los Tipos de Datos................................................................II-18
12.- Declaraciones de Paquete........................................................................II-19
13.- Ejercicio II.2..............................................................................................II-19
14.- Apéndice: Declaraciones de Paquete de las Librerías IEEE y STD..........II-23



DESCRIPCIÓN DEL FUNCIONAMIENTO.....................................................III-1
0.- Resumen del capítulo................................................................................. III-1


1.- Estilos de descripción................................................................................. III-2
2.- Descripciones RTL y de comportamiento ................................................... III-4

3.- Procesos .................................................................................................... III-4


4.- Sentencias WAIT........................................................................................ III-6
5.- Modelado del paralelismo hardware..........................................................III-10


6.- Ejercicio III.1..............................................................................................III-11
7.- Descripciones estructurales ......................................................................III-21

8.- Ejercicio III.2..............................................................................................III-24


9.- Componentes y configuraciones ...............................................................III-25
10.- Ejercicio III.3............................................................................................III-30

11.- APÉNDICE A: Modelado del funcionamiento del hardware .....................III-31


12.- APENDICE B ..........................................................................................III-38
12.1.- Sentencias de asignación a señales ................................................................III-38
12.2.- Variables...........................................................................................................III-38
12.3.- Sentencia IF......................................................................................................III-39
12.4.- Sentencia CASE...............................................................................................III-39
12.5.- Bucles ...............................................................................................................III-40
12.6.- Sentencia null ...................................................................................................III-40
12.7.- Otras sentencias...............................................................................................III-41
12.8.- Atributos de señales .........................................................................................III-41
12.9.- Ejemplos ...........................................................................................................III-42
12.10.- Sentencias concurrentes ................................................................................III-44
12.11.- Sentencia concurrente de asignación ............................................................III-44
12.12.- Sentencia concurrente de asignación condicional .........................................III-45
12.13.- Sentencia concurrente de selección de condiciones .....................................III-45
12.14.- Ejemplos .........................................................................................................III-46
12.15.- Resumen y Ejemplos......................................................................................III-47


AMPLIACIÓN DE CONCEPTOS .................................................................. IV-1

0.- Resumen del capítulo................................................................................. IV-1

Miguel Angel Freire Rubio

Dpto. de Sistemas Electrónicos y de Control. EUITT. UPM

Introducción al lenguaje VHDL



iii

1.- Sintaxis completa de la declaración de entidad .......................................... IV-2
2.- Subprogramas............................................................................................ IV-4
3.- Procesos pasivos. Sentencias ASSERT..................................................... IV-9
4.- Ejercicio IV.1 .............................................................................................. IV-9
5.- Sentencias de descripciones estructurales............................................... IV-14
6.- Sentencias GENERATE........................................................................... IV-16



MODELADO PARA SÍNTESIS ...................................................................... V-1

0.- Resumen del capítulo.................................................................................. V-1
1.- Modelos VHDL para síntesis lógica............................................................. V-2

2.- Reglas de carácter general ......................................................................... V-2


3.- Tipos de datos en los modelos sintetizables................................................ V-3
4.- Declaraciones de entidad ............................................................................ V-4


5.- Modelado del funcionamiento...................................................................... V-6
6.- Realización de arquitecturas sintetizables de circuitos combinacionales..... V-6

7.- Salidas con control de tercer estado.......................................................... V-11


8.- Realización de arquitecturas sintetizables de circuitos secuenciales síncronos
....................................................................................................................... V-1