PDF de programación - Sistemas digitales programables

SISTEMAS DIGITALES PROGRAMABLES

Guía de realización de las prácticas utilizando la placa DE2 de Altera.

Ricardo J. Colom Palero, Rafael Gadea Girones y Vicente Herrero Bosch

Universitat Politècnica de València



1

Histórico de Revisiones

Versión

Fecha

Cambios

30/11/2011 Versión Preliminar
16/02/2012 Se ha añadido el apartado de cómo archivar un proyecto

en Quartus.

16/02/2012 Se ha añadido el desarrollo de Testbench para

simulación empleando Modelsim

21/02/2012 Se ha añadido como se hace la configuración inicial de

Modelsim.

02/03/2012 Se ha modificado la Figura 5.11. Esquema de entradas y
salidas del bloque de generación de datos y sincronismo
de la pantalla LCD.

18/04/2012 Modificación de algunos detalles en la redacción de las

Tareas 3.1 y 3.2.

11/03/2013 Se ha añadido líneas de reset en la Tarea 1.4, Tarea 3.1

y Tarea 3.3.

16/12/2013 Se ha modificado el apartado 2.2. Se ha añadido el

apartado 2.3. Se han dado instrucciones de simulación
del Tarea 3.1 y Tarea 4.1.



1.0
1.1

1.2

1.3

1.4

1.5

1.6

1.7



2



Contenido

1 Descripción del Hardware Utilizado en el Laboratorio ............................................ 5

1.1

Introducción .................................................................................................... 5

1.2 Descripción de la placa DE2 ........................................................................... 6

1.2.1

Las entradas de reloj ............................................................................... 8

1.2.2

Uso de los LEDs, interruptores y pulsadores ........................................... 8

1.2.3

Los visualizadores 7-segmentos .............................................................. 9

1.3 Verificación física de un diseño..................................................................... 10

1.4

¿Cómo archivar un proyecto en Quartus II? ................................................. 13

2 Desarrollo de Testbench para Simulación Empleando Modelsim ......................... 15

2.1 El Testbench ................................................................................................. 15

2.2 El Simulador Modelsim-Altera ....................................................................... 16

2.3 Uso del WaveForm de Quartus como generador de Testbench para
Modelsim-Altera ...................................................................................................... 20

3 Diseño de Sistemas Secuenciales ....................................................................... 23

3.1 Objetivos ...................................................................................................... 23

3.2 Repaso conceptos teóricos ........................................................................... 23

3.2.1

Procesos secuenciales .......................................................................... 23

3.2.2

Diseño jerárquico en Verilog HDL .......................................................... 25

3.2.3

La reutilización de los diseños ............................................................... 26

3.3 Estructura de la práctica ............................................................................... 28

3.4 Desarrollo de la práctica ............................................................................... 28

3.4.1

Tarea 1.1 – Realización de un Contador con Verilog HDL ..................... 28

3.4.2

Tarea 1.2 − Contador parametrizable .................................................... 28

3.4.3

Tarea 1.3 − Registro de desplazamiento ............................................... 29

3.4.4

Tarea 1.4 − Diseño del juego de luces del coche fantástico .................. 29

4 Diseño de Maquinas de Estado Finitos ................................................................ 31

4.1 Objetivos ...................................................................................................... 31

4.2

Introducción teórica ...................................................................................... 31

4.2.1 Máquinas de estados finitos en Quartus II ............................................. 31

4.3 Estructura de la práctica ............................................................................... 33

4.4 Desarrollo de la práctica ............................................................................... 34

4.4.1

Tarea 2.1 – Diseño de un controlador para un motor paso a paso ......... 34

4.4.2

Tarea 2.2 – Verificación del controlador para motor paso a paso .......... 36



3

4.4.3
del coche fantástico ............................................................................................. 38

Tarea 2.3 – Diseño de una máquina de estados para el juego de luces

5 Diseño de un Controlador para Pantalla Táctil ..................................................... 39

5.1 Objetivos ...................................................................................................... 39

5.2

Introducción teórica ...................................................................................... 39

5.3 Descripción del hardware especifico ............................................................. 41

5.4 Utilización del Módulo LTM ........................................................................... 45

5.4.1

El interface serie de la pantalla LCD ...................................................... 45

5.4.2

Temporización de las señales para la visualización en la pantalla LCD . 47

5.4.3

El interface serie del convertidor ADC ................................................... 50

5.5 Estructura de la práctica ............................................................................... 51

5.6 Desarrollo de la práctica ............................................................................... 51

5.6.1
pantalla LCD ........................................................................................................ 52

Tarea 3.1 − Generación de las señales de sincronismo y datos de la

5.6.2

Tarea 3.2 − Cambio de color de la pantalla ........................................... 55

5.6.3

Tarea 3.3 − Generación de barras de colores en la pantalla .................. 56

5.6.4

Tarea 3.4 − Visualización de caracteres en pantalla .............................. 56

5.6.5
de la pantalla ....................................................................................................... 59

Tarea 3.5 − Generación de una figura simple en un punto determinado

5.6.6

Tarea 3.6 − Generación de una frase que aparezca en pantalla ............ 59

5.6.7

Tarea 3.7 − Escribir desde el teclado y visualizar en pantalla ................ 59

5.6.8

Tarea 4.1 − Interface serie del convertidor ADC .................................... 61

5.6.9

Tarea 4.2 – Visualización del punto de contacto de la pantalla .............. 64

5.6.10 Tarea 5 − Diseño libre ........................................................................... 65

5.6.11 Tarea 6 − Interface serie de la pantalla LCD .......................................... 65



4



1 Descripción del Hardware Utilizado en el Laboratorio
Los métodos de aprendizaje deben ser estructurados, gráficos e ilustrativos. Para
aprender el diseño de dispositivos programables, hay que utilizar una herramienta. En
el mercado existe una gran diversidad de ellas. Altera tiene un programa universitario
con un software muy gráfico e intuitivo complementado con un hardware de
verificación.

1.1 Introducción
A finales de los años 90, el fabricante de dispositivos programables Altera creo el
Programa Universitario; el cual fue diseñado para cubrir las necesidades de los
profesores de universidad, que impartían clases sobre diseño digital basado en
dispositivos lógicos programables. El Programa Universitario disponía de todo lo
necesario para crear e implementar diseños digitales, incluyendo las siguientes
características:

 El software de desarrollo MAX+plus II, en su versión 7.21 estudiantil.
 La Placa educacional UP1. Con los dispositivos:

o El dispositivo EPM7128S de la familia MAX7000S.
o El dispositivo EPF10K20 de la familia FLEX10K.

 Cable de programación por puerto paralelo denominado ByteBlaster.

La electrónica es una de las ciencias más cambiantes que existen, lo cual implica que
actualmente el programa universitario de Altera haya evolucionado hacia otras
versiones más actuales de software y de hardware.

El software de desarrollo MAX+plus II, incluía un completo flujo de diseño y un intuitivo
entorno gráfico. La entrada del diseño se podía realizar mediante esquemáticos o
mediante fichero de textos con descripciones hardware con VHDL. También disponía
de programación, compilación y verificación de diseños para los dispositivos
EPM7128S y EPF10K20. Para maximizar el aprendizaje, el software de MAX+plus II
incluía una completa e instantánea ayuda. Manteniendo esta filosofía MAX+plus II
evolucionó en el tiempo a través de diferentes versiones hasta alcanzar la versión
10.2.

Tras la versión 10.2 de MAX+plus II, Altera cambio el Programa Universitario hacia
una herramienta más profesional, pero manteniendo la compatibilidad con el entorno
gráfico de la anterior. El nuevo software de desarrollo para el Programa Universitario
se ha denominado Quartus II, que actualmente se encuentra en su versión 13.1.

La placa UP1 fue un experimento basado en dos dispositivos de Altera de las familias
MAX7000S y FLEX10K. Tiene un diseño simple, que usado con el software de
MAX+plus II o Quartus II, proporciona una plataforma para el aprendizaje d