PDF de programación - Laboratorio de Arquitectura de Computadoras - CPU para intercambio

Arquitectura
Microarquitectura

Laboratorio de Arquitectura de

Computadoras
CPU para intercambio

Oscar Alvarado Nava

[email protected]

Departamento de Electr´onica

Divisi´on de Ciencias B´asicas e Ingenier´ıa

Universidad Aut´onoma Metropolitana, Unidad Azcapotzalco

17-Invierno, febrero de 2017

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

1/37

Arquitectura
Microarquitectura

Contenido

1 Arquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

2/37

Arquitectura
Microarquitectura

Contenido

1 Arquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

2 Microarquitectura

Organizaci´on y ruta de datos
Control

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

2/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Contenido

1 Arquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

2 Microarquitectura

Organizaci´on y ruta de datos
Control

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

3/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de dato al primer registro

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

4/37

6inst4done Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de dato al primer registro

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

4/37

6inst4101000done Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de dato al primer registro

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

4/37

10106inst4101000done Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de datos al segundo registro

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

5/37

10106inst4101000done Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de datos al segundo registro

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

5/37

10106inst4001101done Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de datos al segundo registro

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

5/37

10106inst4001101done0011 Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Intercambio

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

6/37

10106inst4001101done0011 Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Intercambio

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

6/37

10106inst4001111done0011 Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Intercambio

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

6/37

10106inst4001111done1010 Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Intercambio

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

6/37

00116inst4001111done1010 Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Intercambio

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

6/37

00116inst4001111done1010 Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Diagrama de tiempos

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

7/37

20406080inst1001201400nsclkr0ar13done0a1320rt3a3 Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Registros direccionables

Dos registros ( %r0- %r1) de prop´osito general de 4 bits

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

8/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Registros direccionables

Dos registros ( %r0- %r1) de prop´osito general de 4 bits

Los registros son direccionables por el programa

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

8/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Datos

Los datos son representados en 4 bits

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

9/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Datos

Los datos son representados en 4 bits

Los valores son n´umeros no-signados

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

9/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Conjunto de instrucciones ISA

El conjunto instrucciones est´a compuesto de dos instrucciones

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

10/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Conjunto de instrucciones ISA

El conjunto instrucciones est´a compuesto de dos instrucciones

Las dos instrucciones est´an conformadas de 6 bits

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

10/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Conjunto de instrucciones

Instrucci´on Funci´on

load Carga dato inmendiato a un registro
swap

Intercambia datos entre registros

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

11/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de datos

load carga un dato a un registro

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

12/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de datos

load carga un dato a un registro
Modo de direccionamiento inmediato

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

12/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Carga de datos

load carga un dato a un registro
Modo de direccionamiento inmediato

load 0xA, %r0

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

12/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Intercambio de datos

swap intercarmbia datos entre registros

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

13/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Intercambio de datos

swap intercarmbia datos entre registros

swap

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

13/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Programa en lenguaje ensamblador

1
2
3
4
5
6

.begin

.end

load
load
swap

0xA,
0x3,

%r0
%r1

!programa demo
!inicia ensamblado
!carga el valor a r0
!carga el valor a r1
!intercambia valores
!fin de ensamblado

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

14/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Formatos de instrucci´on

Instrucci´on con dato inmediato

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

15/37

543210codoprdato Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Formatos de instrucci´on

Instrucci´on con dato inmediato

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

15/37

543210codoprdato Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Codigos de operaci´on

cop

Instrucci´on

0
1

load
swap

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

16/37

Arquitectura
Microarquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

Programa en lenguaje ensamblador

1
2
3
4
5
6

.begin

.end

load
load
swap

0xA,
0x3,

%r0
%r1

1
2
3
4
5
6

0
0
1

0
1
0

1010
0011
0000

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

17/37

Arquitectura
Microarquitectura

Organizaci´on y ruta de datos
Control

Contenido

1 Arquitectura

Funcionalidad
Conjunto de instrucciones de la arquitectura

2 Microarquitectura

Organizaci´on y ruta de datos
Control

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

18/37

Arquitectura
Microarquitectura

Organizaci´on y ruta de datos
Control

Organizaci´on

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

19/37

Arquitectura
Microarquitectura

Organizaci´on y ruta de datos
Control

Organizaci´on

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

19/37

hsalentsalenthhsalentsalenthhsalentsalenthr0r1rtsalenthb0b1btbeswapt0ctrlt1t246bus_alamr0_2_b0r1_2_b1rt_2_btat2at0at1c_2_r0c_2_r1regcopextdoneinst Arquitectura
Microarquitectura

Organizaci´on y ruta de datos
Control

Registros

Dos registros ( %r0- %r1) de prop´osito general de 4 bits

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

20/37

Arquitectura
Microarquitectura

Organizaci´on y ruta de datos
Control

Registros

Dos registros ( %r0- %r1) de prop´osito general de 4 bits

Los registros son direccionables por el programa

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

20/37

Arquitectura
Microarquitectura

Organizaci´on y ruta de datos
Control

Registros

Dos registros ( %r0- %r1) de prop´osito general de 4 bits

Los registros son direccionables por el programa

Un registro ( %t0) de prop´osito espec´ıfico de 4 bits

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

20/37

Arquitectura
Microarquitectura

Organizaci´on y ruta de datos
Control

Registros

Dos registros ( %r0- %r1) de prop´osito general de 4 bits

Los registros son direccionables por el programa

Un registro ( %t0) de prop´osito espec´ıfico de 4 bits

No direccionables por el programa

Oscar Alvarado Nava

UAM Azcapotzalco

CPU para intercambio

20/37

Arquitectura
Microarquitectura

Organizaci´on y ruta de datos
Control

Bus de conexi´on

Solamente hay un bus para la interconexi´on