PDF de programación - Tesis: Guillermo Lara - PROCESADOR EDUCATIVO CON LOS CIRCUITOS AMD29300

Imágen de pdf Tesis: Guillermo Lara - PROCESADOR EDUCATIVO CON LOS CIRCUITOS AMD29300

Tesis: Guillermo Lara - PROCESADOR EDUCATIVO CON LOS CIRCUITOS AMD29300gráfica de visualizaciones

Publicado el 14 de Enero del 2017
221 visualizaciones desde el 14 de Enero del 2017
1,3 MB
97 paginas
Creado hace 6a (24/04/2013)
CENTRO DE INVESTIGACION Y DE ESTUDIOS AVANZADOS DEL

INSTITUTO POLITECNICO NACIONAL

DEPARTAMENTO DE INGENIERIA ELECTRICA

SECCION COMPUTACION

cu rrw te investí« aci«m y k
ESTUDIOS AVANZA MS DEL

I. P. N.

B I B L I O T E C A
INGENIERIA ELECTRIC»

PROCESADOR EDUCATIVO CON LOS CIRCUITOS AMD29300.

CENTRO DE INVESTIGACION V DE

ESTUDIOS AVANZADOS DEL

I . P . N .

b i b l i o t e c a

Tesis que presenta el Ing. Guillermo Lara Gómez para obtener
el grado de MAESTRO EN CIENCIAS en la especialidad de INGENIERIA
ELECTRICA con opción en COMPOTACION.

Trabajo dirigido por el Dr. Jan Janecek.

México D.F. , Junio 1990.

A mis padres y hermano.

AGRADECIMIENTOS:

Primero quiero manifestar mi agradecimiento al Dr. Jan
Janecek por todo el apoyo que me proporcionó y sin el cual no
hubiese sido posible la realización de este proyecta.

Mi agradecimiento también al Ing. Rodolfo Rosado Martinez
por las facilidades prestadas para el uso del laboratorio a su
cargo, así como para mi compañero Eduardo Cortes Gil, por su
valiosa ayuda en este proyecto. Y un reconocimiento para el
Consejo del Sistema Nacional de Educación Tecnológica (CÜSNET),
por el apoyo económico que me brindó.

Guillermo Lara Gómez.

INTRODUCCION:

El presente trabajo describe el proyecto de tesis llamado
"Procesador Educativo con los Circuitos AMD29300" (que se le ha
dado el nombre de MIRAGE), la cual se compone de dos partes
principales: el diseño -físico del procesador (tipo RISC) y un
modelo computacional del mismo. Teniendo como objetivo principal
ayudar a los estudiantes de materias como Arquitectura de
Computadoras, a la mejor comprensión de la arquitectura RISC,
cuyas características la hacen ser una de las más eficientes de
la actualidad. Con este objetivo se previo la implementación de
un modelo computacional y no sólo el diseño
del
procesador.

-físico

La realización de este trabajo es descrita en los siguientes

capítulos:

En el capítulo 1 se hace mención

orígenes,
características y ventajas de la arquitectura RISC. Algunas veces
contrastándola con otros

arquitectura.

a

los

tipos de

El capítulo 2 da un

panorama de las características RISC del
procesador implementado con los circuitos de la línea AMD29300
(MIRASE), así como información de características propias.

El capítulo 3 nos presenta algunas deficiencias

de la
arquitectura RISC y la manera en que se trato de solucionar1 as en
un procesador llamado Clipper.

En el capítulo 4 se describe la solución propuesta en el

procesador MIRASE.

En el capítulo 5 se proprociona una descripción del modelo

computacional del procesador MIRAGE.

En el capítulo 6 se dan detalles del diseño físico del

procesador MIRAGE.

CONTENIDO

CAPITULO 1

COMPUTADORAS
DE INSTRUCCIONES (RISC)

DE

CONJUNTO

REDUCIDO

ARQUITECTURA MICROPROGRAMADA
MAQUINAS RISC

1.1
1.2
1.2.1 PIPELINE
1.3
1.3.1 RISC TIPO MIRIS

PROTOTIPOS DE DESARROLLO

CAPITULO 2

CARACTERISTICAS RISC DEL PROCESADOR MIRAGE

2.1

DESCRIPCION DE LOS CIRCUITOS DE LA LINEA
AMD29300

DESCRIPCION GENERAL DEL PROCESADOR MIRAGE
PIPELINE DEL PROCESADOR MIRAGE
FORMATO DE INSTRUCCIONES

2.1.1 ALU AM29332
2.1.2 ARREGLO DE REGISTROS AM29C334
2.1.3 SECUENCIADOR AM29C331
2.2
2.3
2.4
2.4.1 REGISTRO A REGISTRO
2.4.2 DIRECTO A MEMORIA DE PROGRAMA
2.4.3 INMEDIATO A REGISTRO
2.4.4 DE MEMORIA DE DATOS A REGISTRO

Y VICEVERSA

1

1
3
5
8
12

14

14
15
20
21
26
31
33
33
34
35
35

CAPITULO 3

PROBLEMAS QUE PRESENTA LA ARQUITECTURA RISC Y
LA MANERA EN QUE SE INTENTO RESOLVERLOS

37

3.1
3.2 ARQUITECTURA

PLANTEAMIENTO DE LOS PROBLEMAS
PROCESADOR

DEL

CLIPPER

DE

FAIRCHILD

CAPITULO 4

SOLUCION PROPUESTA EN EL PROCESADOR MIRASE

4.1

DESCRIPCION DE LAS MACROS EN EL PROCESADOR
MIRASE

4.2 DESCRIPCION DE LAS LINEAS DE CONTROL
4.3 JUESO DE INSTRUCCIONES Y MICROINSTRUCCIONES

DISEÑADAS

4.4 EJEMPLO DE UNA MACROINSTRUCCION

CAPITULO 5

DESCRIPCION
PROCESADOR MIRASE

DEL MODELO COMPUTACIONAL

DEL

DESCRIPCION GENERAL DE LAS PANTALLAS

5.1
5.2 COMANDOS DEL MODELO COMPUTACIONAL

CAPITULO 6

DISECO FISICO DEL PROCESADOR MIRASE

ORGANIZACION DEL PROCESADOR MIRAGE

6.1
6.2 DIAGRAMAS DE TIEMPO

CONCLUSIONES

REFERENCIAS

37

38

46

46
47

56
65

67

67
68

76

76
79

82

83

1.-COMPUTADORAS DE CONJUNTO REDUCIDO DE INSTRUCCIONES (RISC)

1.1. -ARQUITECTURA MICROPROGRAMADA.

Una de las inovaciones tecnológicas del sistema IBM/360,

(uno de los iniciadores de la arquitectura de computadoras
moderna) -fue la microprogramación. La microprogaramación se
auxilio de una pequeña memoria de control, que -fue una elegante
forma de construir una unidad de control para el procesador con
un gran conjunto de instrucciones. Cada palabra de control en la
memoria es llamada microinstruccion y los
son
esencialmente un intérprete de instrucciones, programado en
microinstrucciones. Las memorias principales de estas máquinas
fueron núcleos magnéticos y las memorias de control fueron
usualmente 10 veces más rápidas que un núcleo magnético.

contenidos

Las minicomputadoras manufacturadas intentaron seguir la
tendencia de los mainframes y la microprogramación se popularizó.
Y con el desarrollo de los semiconductores pronto la industria de
las minicomputadoras contaba en forma estandar con memoria
principal de núcleos magnéticos y con memoria de control de
semiconductor tipo ROM (memoria de sólo lectura), con lo cual
también hubo un crecimiento en la riqueza y complejidad del
conjunto de instrucciones.

Un intento de nuevo diseño fueron los WCSs (Writable Control
Store) (1) que en lugar de usar ROMs usan RAMs, con el objeto de
brindar una mayor flexibilidad al proporcionar la facultad de que
el programador pueda construir sus propias instrucciones. Sin
embargo los WCSs no se convirtieron en un diseño popular ya oue

1

la anterior característica también exigía de un mayor esfuerzc
por parte del programador. Aunque la motivación para la creación
no deben ser más rápidas que las
de WCS (las instrucciones
microinstrucciones y que los programadores
deben escribir
operaciones
cor
microinstrucciones) -fue aun válida.

directamente

mapeen

simples

que

Dado el amplio y poderoso conjunto de instrucciones de estas
máquinas se les llamo computadoras de conjunto de instrucciones
complejas (CISC). Estas máquinas CISC se caracterizan también por
tener un modelo de ejecución secuencial, es decir se ejecuta una
nueva instrucción hasta que la anterior instrucción se ha
terminado de realizar como se muestra en la fig.1.1, en donde se
puede observar que el ciclo de intrucción está dividido en cinco
partes fundamentales las cuales son: traer la instrucción desde
la memoria (IF), decodi-ficación de dicha instrucción (ID), traer
los operandos especificados (OF), ejecución de la operación
indicada con los operandos (OE) y el almacenamiento de los
operandos (OS).

j I F | ID | OF | o e j o i r j

i * i



[ T f |

i d | o f | o e ] o s J

I IF | ID |QF |OE ] OS |

S E C U E N C I A L

IF - IN STRU C TIO N FETCH

ID - IN STRU C TIO N DECODE

OF

OPERAND FETCH

OE - OPERAND EXECUTE

OS - OPERAND STORE

fig.1.1.- Modelo de ejecución secuencial de un CISC.

sistemas

Un problema que presentan los

tradicionales
VLSI-CISC es el tamaño de su unidad de control, por ejemplo el
Motorola 68000, el cual toma el 507. del área del chip para la
unidad de control. Debido a que con un gran conjunto de
instrucciones, formatos y modos de direccionamiento, la unidad de
control debe ser compleja para manejar todas estas opciones. Esto
deja poco espacio para los registros internos de la CPU. Siendo
esto importante para minimizar el número de accesos a memoria.

Lo anterior trae como consecuencia que sea difícil el hacer
uso de tecnologías como la de arseniuro galio (GaAs), cuya
principal ventaja es la velocidad, los dispositivos realizados
con dicha tecología son alrededor de 5 veces más veloces que los
de silicio, pero tiene una limitante sobre la densidad de
integración de componentes.

1. 2. -MAQUINAS RISC.

La arquitectura RISC se

muy
popular no únicamente en los laboratorios de investigación de
Universidades, sino también en un gran número de industrias de
sistemas de computo.

ha convertido en un diseño

Los principales atributos de los RISCs (4) consisten en

simplicidad y el diseño básico, un reducido menú de
(pequeño conjunto de instrucciones, formatos y
direccionamiento) y un eficiente, lineal y rápida
instrucciones
del
(preferentemente la ejecución
máquina). Un RISC puede ser
puntos:

la
selección
modos
de
manejo de
sistema
de una instrucción en un ciclo de
caracterizado por los siguientes

control

por

la

unidad

de

1- Un relativo bajo número de instrucciones (deseablemente

menor a 100).

2- Un bajo número de modos de direccionamiento (deseablemente

de 1 a 4) .

3- Un bajo número de formatos de instrucción (desablemente

de 1 a 4) todos de la misma longitud.

4- Un solo ciclo de máquina para la ejecución de cada una de

las instrucciones.

5- Memoria accesada únicamente por instrucciones del tipo

LOAD/STORE.

6- Un arreglo de registros de CPU
  • Links de descarga
http://lwp-l.com/pdf1176

Comentarios de: Tesis: Guillermo Lara - PROCESADOR EDUCATIVO CON LOS CIRCUITOS AMD29300 (0)


No hay comentarios
 

Comentar...

Nombre
Correo (no se visualiza en la web)
Valoración
Comentarios
Es necesario revisar y aceptar las políticas de privacidad